Вопрос к конструкторам ЦАПов

Что - то сайт ветку не обновляет.
Попробую еще раз.

2 Алексей Сирвутис (62)


Для изменения частоты в небольших пределах (порядка 0,01-0,1%) изменением постоянного напряжения на этой ноге.

Алексей

На 34 и последующие...

вообще-то в своих статьях я ориентируюсь на людей, знакомых с начальными понятиями теории цепей и сигналов, а также с основами схемотехники и даташитами и заметками по применению электронных компонентов. Таже я опускаю очевидные факты, чтобы не перегружать читателей элементарной и общеизвестной информацинй. Но, по-видимому, придется озвучить некие комментарии.
Во-первых, фазовый шум сигнала вордклока на выходе ЦФ НИКОГДА не может быть меньше, чем фазовый шум мастерклока. Т.е. ЛЮБОЙ ЦФ (как и любое иное устройство цифровой обработки) чувствителен к ФШ (и как к иному описанию одного и того же физического процесса - джиттеру). Более того, за счет внутренних задержек в ЛЭ, взаимных помех ЛЭ, и т.п. ФШ выходных синхросигналов обычно ГОРАЗДО больше, чем ФШ мастерклока. Эта проблема может быть решена посредством синхронного реклокинга выходных сигналов устройства обработки. Если же оного нет, то в любом случае минимизация ФШ мастерклока оказывает весьма благоприятное влияние на точностные параметры преобразования как детерминированных, так и случайных сигналов.

Про это написано в даташите, читайте внимательно. То, что 24 х 25 разрядов не укладываются в 32 - это очевидно,  но также очевидно, что точность накапливаемого результата в 32-х разрядном регистре выше, чем в 30-разрядном (DF1704). Конечно, дальнейшее округление до 18...24 разрядов, во многом нивелирует разницу, но наличие достоверных данных бОльшей разрядности влияет на результирующие данные и на работу алгоритма округления.
Если есть желание и время, советую провести несложный эксперимент - выполнить на DSP округление 30 и 32-разрядных данных до 20 разрядов и проанализировать распределение ошибок выходной последовательности по отношению ко входным.

ну, здесь в дальнейшеих мессах, в особенности, про PCM63, наблюдается полное незнание предмета и нежелание прочитать внимательно даташиты. У 1862-й подстройка дифференциальной линейности ХП производится для малых уровней, на участке от 1МЗР до примерно 1024МЗР, что позволяет влиять непосредственно на наиболее проблемный участок ХП, где на ее линейность влияют и разброс параметров резистивной матрицы, и неточности подгонки сопротивлений ключей, и токи утечки на подложке и т.п.
У РСМ63, если ВНИМАТЕЛЬНО прочитать даташит, подстройка ведется для верхнего участка шкалы преобразования , т.е. от СЗР доСЗР\512, причем раздельно для "верхнего" и "нижнего" преобразователей, именно поэтому там используются 2 потенциометра. На диф. нелинейность ХП на малых уровнях эта настройка не влияет, в чем очень просто убедится, проведя простейший эксперимент - подав на 63-ю 20-разрядные данные от генератора "цифрового" синуса уровнем примерно 6...8 разрядов.

Вот и гуру соизволили посетить-подонок нажаловался:))
Я пытался спрашивать у производителя DF 1704 уровень выходного джиттера-мягко послали:))Может гуру скажет:))-сколько- не намного больше,а в дб или пс-сколько?
И pokos совершенно прав-на алгоритм цф джиттер не влияет.А об уровне фазовых шумов у кмопов(DSP-частный случай) нам хорошо подонок рассказал- за что и получил зачет:))
Уважаемый ГУРУ:))не надо упрощать обьяснения для недостаточно квалифицированных людей,поскольку это прямой путь к дешевым сенсациям,а их нам в энде и так хватает.