>Вообще то критичный либо латч, либо bck, в зависимости от конкретного цап.
Критичен всегда только bck во всех мультибитных ЦАП'ах и MCK во всех ЦАП'ах снабжённых ЦФ.
>Цифра - она разная, и с каждым типом определенного конда определенной емкости будет разный остаточный уровень помех в питании и с разным спектром.
А это всё не имеет никакого значения при определённых уровнях этих помех (У вас осцилограф есть? Если есть - посмотрите на питание при максимальном разрешении. Увидите что нибудь с уровнем > 0.1 В - тогда и начинайте думать о новом питании).
> Внутрений джиттер логики у R-2R не более 1пс на лог элемент.
Вообще даже у ABT серии джиттер 5 пс, из ЦАП'ов BiCMOS - это pcm1702 и pcm1704, остальные - обычный CMOS.
>LC фильтр - зло.
Непонятное мне заблуждение. Видимо вы не умеете их расчитывать.
>В проходе принципиально не пользую никакие, а в питании аналога категорически не нравится.
В питании аналога предпочитаю всё что угодно ) А на проход - поляризованный тантал.
>Разницу слышно очень хорошо, это не шнурки менять. Нет там никаких других обьяснений. Триггер стоял на LATCH, и просто джамперочек переставлялся - через триггер, или в обход.
А вертушка от чего тактовалась? И вообще, LATCH сам по себе ни на что не влияет, даже с джиттером в 1/10 периода.
Подонок Pедкостный
Пользователь
Сообщений:
24-10-2004 14:43:25
Цитата
Критичен всегда только bck во всех мультибитных ЦАП'ах
BCK - для бурбрауна и то не для всех. Для AD - критичен исключительно Latch. Ну, например, SM5842 работает с "разорванным" битклоком (он выдается только в момент выгрузки данных/загрузки в цап), дальше пауза, на выход отсчет выдается по перепаду latch. В этот момент на bck полная тишина уже как несколько периодов... Латч упал - выход обновился - и только так.
Цитата
У вас осцилограф есть?
Осциллографа нет только у сиволобова:) Есть - не больше миливольта, и то у сильно прожорливых потребителей. Это циф. помехи. Шум стаба не просматривается.
Цитата
Видимо вы не умеете их расчитывать.
Да на какую частоту считать - у 7805 основной спектр сосредоточен в НЧ области. Т.е. фильтровать с нуля надо:) Cчитай -не считай, все равно колебательный контур получится, если туда еще и тантал (хотя такой величины емкости, сколько туда надо, тантала не бывает) -высокодобротный контур получится, и потом мудись, вычисляя где звенит. Изврат это. Путь через жопу нас не страшит и геммороя мы не боимся, так что ли? Нормальные люди так не делают:)
Цитата
Вообще даже у ABT серии джиттер 5 пс
Андронников мерял, я ему полностью доверяю в этом вопросе - у ABT на порядок меньше вышеуказанного - 0.5пс.
Цитата
остальные - обычный CMOS.
Есть и ECL:)
Цитата
А вертушка от чего тактовалась?
От этого же генератора. Линия передачи - балансная.
Цитата
И вообще, LATCH сам по себе ни на что не влияет, даже с джиттером в 1/10 периода.
Бред. Открой любой аналоговский даташит на их R2R и посмотри. Частный случай с "burstclock" я выше уже описал.
Гость
24-10-2004 15:05:49
>Ну, например, SM5842 работает с "разорванным" битклоком (он выдается только в момент выгрузки данных/загрузки в цап), дальше пауза, на выход отсчет выдается по перепаду latch. В этот момент на bck полная тишина уже как несколько периодов...
Откуда это следует? В мануале - ни слова. Тем более с правым выравниванием такого вообще быть не может.
> Для AD - критичен исключительно Latch.
Latch - это только сигнал, еденичка на которую по фронту bck реагирует d-триггер на входе мсхмы и ни как иначе.
Гость
24-10-2004 15:08:32
>Да на какую частоту считать - у 7805 основной спектр сосредоточен в НЧ области. Т.е. фильтровать с нуля надо:)
Нету у неё НЧ шума - это у всеми любимого tl431 такая картина.
Подонок Pедкостный
Пользователь
Сообщений:
24-10-2004 15:21:11
Цитата
Откуда это следует? В мануале - ни слова.
Читай внимательнее. Еще посмотри картинки таймингов выхода 5842. И на Зейслабе в свое время хорошая статья была, как при помощи прерывания bck сделать по-простому преобразователь I2S cтандартный в параллельный, основанный на этом же принципе.
Цитата
Тем более с правым выравниванием такого вообще быть не может.
Так оно и не обязательно, загрузил последний бит и битклок остановил, а дальше - пока латч не упадет, на выходе никаких изменений не будет.
Цитата
Latch - это только сигнал, еденичка на которую по фронту bck реагирует d-триггер на входе мсхмы и ни как иначе
Это справедливо только для PCM1702/04.
Гость
24-10-2004 15:49:20
>Это справедливо только для PCM1702/04.
Как было написано в мануалах ещё на самые первые ЦАП'ы поддерживающие этот интерфейс: LE must remain low at least one clock cycle after going negative и LE must be high for at least one clock cycle before going negative... И всё. Это все требования формата.
>Еще посмотри картинки таймингов выхода 5842.
Смотрю - действительно. Но сделано это для совместимости с мсхми при длине слова 32 бита. В таком случае Latch сработает по первому клоку.
>Это справедливо только для PCM1702/04.
Это справедливо для любых синхронных микросхем.
Гость
24-10-2004 16:14:56
Кстати, вот смотрю pdf ad1862 fig. 12a - всё вполне наглядно. Ни о каких фронтах LE - не слова.
Александр Грабарь
Пользователь
Сообщений:
24-10-2004 17:11:06
Подонок Редкостный.
Цитата
А вертушка от чего тактовалась? От этого же генератора. Линия передачи - балансная.
А можно посмотреть как выполнены балансные пер. и приемник и какой кабель ?
Подонок Pедкостный
Пользователь
Сообщений:
25-10-2004 03:52:37
2Aлександр Грабарь Передатчик - ADM1485, на выходах последовательно по 100 ом, приемник такой же, 100ом параллельно между входами, но в качестве приемника работал и трансик типа 10X10 витков на любом ферритовом колечке D 1.5-2cм безо всяких средних точек:). Во вторичку - 100ом параллельно. Кабла- пара из CAT5, нераспотрошенный, в экране, в общем тоже не критично. Длина см 20. Клок 16.9344MГц.
2Пэйнмэйллер.
Цитата
LE must remain low at least one clock cycle after going negative и LE must be high for at least one clock cycle before going negative..
Так из этого не вытекает, ху из ху и обновляет выход. Это может относиться ( даже скорее обязательное условие) к обновлению входного регистра. По подьему BCK при низком LATCH.
Из даташита When all data bits are loaded, a low going latch enable (LE) pulse updates the DAC input.
Даже не знаю как обьяснить. И доказательства лень искать. В даташитах неочевидно. Эта тема вроде обсасывалась мэтрами вроде Lynx-Андронников и АлексП в известной ветке на хоботе. Ник Painmailer там тоже наблюдался... Аксиома - цапы от AD обновляют выход по спаду Latch. Докажешь обратное?
Опаньки, нашел
В общем, нам важен только первый линк. Вот цитатка оттуда
Цитата
Начинаем с м\с ЦАП - данные отсчета (DATA) загружаются во внутренний регистр ЦАП по тактам BCK, после того как данные будут загружены в этот регистр, перепад уровня на "ноге" управления обновлением ЦАП (LE) заставит ЦАП выдать ток на аналоговом выходе, соотвествующий цифровому отсчету и удерживать его до следующего обновления.
Таким образом делаются два важных вывода:
данные грузятся в ЦАП по сигналам BCK и при их отсутствии всякое "шевеление" данных на ноге DATA ни к чему не приводит, а также что ножки DATA и LE ЦАП левого и правого канала соединяются вместе. при наличии сигнала BCK в регистр попадут только последние N-бит данных, соответствующих емкости регистра и разрядности ЦАП. Исходя из вышеописанного следует, что формат выходных данных ресивера должен быть таким, чтобы данные отсчетов правого и левого канала были смещены к правой части сигнала FSYNC. Т.е. Right-Justyfied Format.
Теперь смотрим как идут сигналы в этом формате от ресивера: при высоком уровне сигнала FSYNC идут "левые" отсчеты, при низком правые. Значит всего-то и нужно поставить два логических элемента, пропускающих тактовую SCK от 8412(14) на соответствующие ноги BCK ЦАП правого и левого каналов в зависимости от уровня FSYNC. Сам сигнал FSYNC будет служить сигналом обновления м\с ЦАП - LE, только его нужно проинвертировать, т.к. обновление ЦАП PCM56 наступает при перепаде от высокого уровня к низкому. И помня о последних 16 -битах загружающихся в регистр, можно сэкономить элемент, отключающий тактовую для ЦАП правого канала - данные и так будут последними.
---------------------------------------------------------- К сожалению не все м\с ЦАП допускают использование такого способа. Да и не всем хорош такой способ. Например, отказались работать с прерыванием тактовой такие прекрасные м\с, как PCM1704.
И частный случай
В, частности, почему такая схема (про схему с первого линка)
Цитата
Однако вернемся к представленному здесь варианту. Краткая история появления которого обязана некоторым анатомическим исследованиям поделок одной ну очень одиозной англо-японской конторы )). Собственно оный ЦАП практически и не отличается от изделия этой уважаемой фирмы. Вот только с мой точки зрения его можно назвать "True" ™, а не "Direct from CD" ™ как на оригинале.
Суть этого самого "труе" состоит в том, что оригинал имеет такой прикол как сдвиг фазы аналогового сигнала между левым и правым каналами, зависящий от частоты этого сигнала.
Трудно поверить? Правда? Ведь разработчиком там не кто-нибудь, а сам Майкл Керстнер. Однако это так. Попробую Вас убедить:
Как известно отсчеты каналов передаются в цифровом виде последовательно, первым передается левый канал, затем правый. Чтобы ЦАП сформировал ток соответствующий отсчету на выходе, нужно подать на м/с команду обновления и до следующей такой команды ЦАП будет сохранять значение этого тока. Оригинальное устройство загружает эти данные в ЦАПы обоих каналов, и выдает команду обновления каждый раз, когда загружается один из каналов.
Теперь собственно баг - по стандарту требуется загрузить данные левого и правого канала и выдать команду обновления правого и левого канала ОДНОВРЕМЕННО!!!
Классический случай описан Паулем Шкритеком в "Справочном руководстве по звуковой схемотехнике", издательство "Мир", глава 17.7.1 "Преобразователи Ц/А в мультиплексном режиме".
Цитата: "Если данные на ЦАП двух каналов поступают со сдвигом во времени на dT, то между каналами возникает сдвиг по фазе, зависящей от частоты: dF=360*f*dT". И далее: "В случае, когда оба канала обслуживает один (!) ЦАП , работающий с временным уплотнением, временной сдвиг в нормальных условиях составляет dT=T/2=11.3 мксек, что вызывает фазовый сдвиг между сигналами левого и правого канала dF=82 градуса на частоте 20кГц". (А на частоте 1кГц это соотвественно около 4 градусов, прим. авт.)
Сократить временной сдвиг можно:
применяя передискретизацию
применяя аналоговые фазовые фильтры
включив в один канал вторую (аналоговую) схему выборки-хранения
Последний способ использовался в "древних" проигрывателях CD, когда мультибитные ЦАП стоили очень дорого и иногда применяли один дорогой чип на два канала вместо пары. А готовую м/схему выборки-хранения можно найти среди продукции Analog Devices и Burr-Brown.
Я учел все вышесказанное и сделал ЦАП, свободный от этого недостатка без применеия "некрасивых" с точки зрения HiEnd способов. Замечу что с м/с типа AD1856 такой фокус не пройдет, при данной схемотехнике. Для нее нужно применить схему, задерживающую один цифровой отсчет, построенную на регистрах сдвига (это корпуса на 4-5 вылезет)
С 1856 фокус не пройдет, так же как и с 1865, потому что BCK не "порвать" - они сдвоенные, и вход BCK общий для обеих каналов. В общем то, думаю, не cильно смущает, что это все на тему 1x? Но если б был задействован BCK и для выхода, то первая схемка никогда бы правильно не заработала.
) А на проход - поляризованный тантал.