| Цитата |
|---|
| Вопрос: почему именно экранированным? Понятно, цифровые помехи - но ведь и емкость увеличивается. Не завалится ли фронт ВСК? |
Вы сами ответили на свой вопрос. А с емкостью бороться просто - либо использовать драйверы линий с соответствующей нагрузочной способностью, либо, что лучше - согласовать волновое сопротивление линии передачи и входные\выходные импедансы приемных\передающих устройств.
еще лучше передавать сигналы в дифференциальном виде, с помощью (по мере уменьшения собственного джиттера) - RS485, LVDS, ЭСЛ.
| Цитата |
|---|
| В схеме одного из Денонов я разглядел, что фильтр (SM5845) находится на одной плате, а ЦАП (1702) - на другой. Предполагаю (самого аппарата пока не видел), что между платами обычные такие плоские шлейфики - без экрана, конечно. Насколько это криминально на Ваш взгляд? И еще: нет ли у Вас какой информации об этом фильтре? Интересует, как перевести его из 18- в 20-битный режим и отключить альфапроцесс. |
совершенно верно, там просто плоские шлейфы, по-моему, с чередованием типа земля-сигнал-земля-....
Это не страшно.
Про SM5845 конкретно ничего не скажу, я сталкивался с ними только в промышленной аппаратуре, сам же я лично работал c SM5803\5813\5840\5841\5842\5843\5846\5847.
Но, наверное, и у 5845 есть выводы, которые определяют режим работы его по длине выходных данных. Тогда переключение в нужный режим осуществить очень просто. Несколько сложнее это, если ЦФ имеет последовательный интерфейс управления режимами, как, напр. , 5803. Тогда придется либо менять программу микроконтроллера, загружающего начальные установки в ЦФ, либо делать эти установки самостоятельно, при помощи своего контроллера или ПЛИС. На рассыпухе очень объемно получается

| Цитата |
|---|
| Но ведь у логики чуть ли ни микросекундные задержки! |
Вы ошибаетесь примерно на 2...3 порядка. У логики задержки на уровне 5...10 наносекунд.
| Цитата |
|---|
| Выходит, что про суперточную (и супербыструю) синхронизацию I2S можно забыть? И как же грамотные люди расходятся с этой проблемой? |
Задержка и апертурная неопределенность переключения - разные и, в общем-то, не сильно зависимые вещи.
У логиги типа AC, к слову джиттер (или апертурное время) составляет не полее 1...1.5пикосекунды\ЛЭ. У АВТ - и того меньше.
А проблемы вовсе не существует, если использовать "чистовую" пересинхронизацию непосредственно перед ЦАП.